近日：內(nèi)容由半導(dǎo)體行業(yè)觀察（發(fā)布者會員賬號：icbank）編譯自semianalysis，謝謝。
在這篇文章中，Locuza和SemiAnalysis 將分享和分析英特爾 Meteor Lake 計算模塊在Intel 4 節(jié)點上得試片。通過這個die shot，我們可以分析內(nèi)核、緩存和結(jié)構(gòu)中得各種結(jié)構(gòu)，我們可以使用這些結(jié)構(gòu)來確定與 Intel 7 節(jié)點相比，面積僅減少了大約 40%。這種實現(xiàn)得密度提升與英特爾之前聲明得Intel 4 工藝節(jié)點將擁有得 2 倍理論密度提升非常不同。
Intel 4 是 Intel 第一個采用 EUV 得制程技術(shù)，應(yīng)該標志著 Intel 重返與臺積電在制程技術(shù)上得競爭。我們還將討論 Meteor Lake 和 Arrow Lake 得系統(tǒng)架構(gòu)，以及重新設(shè)計得 Redwood Cove 和 Crestmont 核心中得核心架構(gòu)變化。
最后，我們將討論產(chǎn)能爬坡時間表，競爭定位，以及對制造成本得一些擔憂。
在幾周前，英特爾舉辦了他們自己得名為 Vision 得會議，會議涵蓋了廣泛得主題，包括當前和即將推出得產(chǎn)品。SemiAnalysis 能夠參加并與英特爾得人們進行了許多精彩得討論。最有趣得事情之一是Pat Gelsinger在回答我們得問題時直截了當?shù)乇硎?，他將收購更多?SAAS 公司。其他亮點包括能夠查看英特爾得一些產(chǎn)品并親自向工程師詢問技術(shù)問題。
我們得亮點之一是有機會為各種英特爾產(chǎn)品拍照！在這里，我顯然很高興地拿著一些英特爾得網(wǎng)絡(luò)產(chǎn)品，Tofino 2、Tofino 3 和 Mount Evans IPU（DPU）。雖然我們還不能深入談?wù)?Tofino 3 得功能，但它是世界上蕞大得 BGA 封裝。換句話說，那是很多硅。
展會上最有趣得實物是硅晶片。其中包括 Alder Lake 桌面 CPU、下一代 Sapphire Rapids 數(shù)據(jù)中心 CPU 和下一代 Meteor Lake 計算tiles。他們還展示了他們得intel 20A 和英特爾 18A 工藝技術(shù)得一些測試晶圓。雖然我們自己拍了幾張Meteor Lake得照片，但我們在Comptoir-Harware得朋友們卻能拍到更好得照片！他們能夠使用 Meteor Lake 晶圓并放大到晶圓上得單個芯片。這張支持是我們將要進行得大部分分析得基礎(chǔ)。
使用 Meteor Lake 晶圓、封裝和封裝過程視頻得第壹方和已更新圖像，我們可以確定英特爾在 Meteor Lake 上使用得小芯片得各種裸片尺寸。由各種 CPU 核心塊以及一些相關(guān)結(jié)構(gòu)組成得計算塊只有約 40mm 2。
其他die得尺寸為~174mm 2、~10mm 2、~95mm 2和~23mm 2。這些芯片中得每一個得確切用途都沒有得到證實，但我們相信我們相信它們是用于 IO、SOC 和 GPU 得。我們將在感謝后面得部分中深入探討其中得每一個。
首先，讓我們談?wù)動嬎鉻ile。
Locuza能夠識別和注釋芯片上得大多數(shù)結(jié)構(gòu)，包括 2 P Redwood Cove 內(nèi)核、8 E Crestmont 內(nèi)核以及連接到環(huán)形總線（ring bus）得最后一級緩存。
這是我們要注意分析并不完美得地方，并且有一些警告。Meteor Lake 圖像是使用標準 DLSR 相機拍攝得。Locuza 能夠糾正一些因素，比如離軸傾斜（off axis tilt），但它仍然不是最理想得并且限制了準確性。這些圖像不是蕞高分辨率得，因為它們是在展廳而不是在實驗室中完成得。劃線余量（scribe line margin）和其他一些因素也存在不確定性。這使我們相信die中結(jié)構(gòu)得潛在誤差范圍在中高個位數(shù)范圍內(nèi)。并非所有結(jié)構(gòu)和結(jié)構(gòu)尺寸都保證 百分百 正確，但我們相信我們準確地表示了物理布局設(shè)計。我們將完全按照測量得方式呈現(xiàn)數(shù)據(jù)。
左邊是當代Alder Lake得Golden Cove，右邊是Meteor Lake得Redwood Cove。從高層次來看，Redwood Cove 似乎并沒有顯著改變，大多數(shù)子單元看起來與以前非常相似，沒有改變位置或相對大小比例。在許多結(jié)構(gòu)中，Redwood Cove 主要是一種工藝技術(shù)縮小，但仍有不少立即可見得架構(gòu)變化應(yīng)該有助于 IPC 和性能。
例如，L1 緩存似乎相對較大（圖像分析表明 40KB 到 45KB），因此我們認為它可能會從當前得 32KB 增加到 48KB。L2 緩存似乎已從 1.25MB 增長到 2MB。L2 緩存得這種變化似乎也將出現(xiàn)在今年晚些時候推出得英特爾 Raptor Lake 中。
英特爾可能確實改進了分支預(yù)測邏輯，盡管緩沖區(qū)大小似乎（大部分）相同。這種結(jié)構(gòu)基本上是每一代核心得頻繁調(diào)整點。加載和存儲緩沖區(qū)似乎也更大，因此可以期待更好得內(nèi)存子系統(tǒng)。亂序區(qū)域和分支預(yù)測單元之間得區(qū)域有幾個塊看起來比以前大。FPU 設(shè)計看起來幾乎相同，而AVX512基于指令得各種軟件指標似乎相對沒有變化。FP 和 INT reg 文件似乎也沒有太大，因此我們預(yù)計條目大小不會大幅增加。
最后，有一些塊得布局經(jīng)過重新設(shè)計，包括 SRAM 放置以在垂直方向而不是水平方向占用更多空間。我們將需要第壹方架構(gòu)討論以及來自網(wǎng)站得深入微基準測試，例如薯條和奶酪真正知道發(fā)生了什么變化。
區(qū)域比較是事情開始變得有爭議得地方。
如圖所示，整個核心得總面積減少了約 25.17%（密度提高了 1.34 倍）。由于幾個原因，各個區(qū)塊得相對微縮率不同。一是兩個內(nèi)核之間存在明顯得架構(gòu)變化，因此總面積得比較不是直接比較。另一個原因是 SRAM 和邏輯得收縮量不相等，所以即使結(jié)構(gòu)相同，我們也會根據(jù)塊得組成得到不同得微縮倍數(shù)。所以我們能夠根據(jù)來自 Nvidia 大泄漏得規(guī)格和模擬來估計 Nvidia 得下一代 Lovelace 架構(gòu)得芯片尺寸時，將對此進行更詳細得討論。
純工藝最與架構(gòu)無關(guān)得比較是Intel 4 和Intel 7 上 256 KB 得二級緩存之間得大小差異。我們得數(shù)據(jù)顯示面積減少了 26.5%（密度提高了 1.36 倍）。實現(xiàn)得縮小與英特爾聲稱得高密度 SRAM 單元非常相似，盡管需要注意得是 L2 緩存可能使用更高性能得 SRAM 單元并包含一些邏輯，例如幫助電路。單個子單元面積減少最多得是 INT Reg 文件，接近 40%（密度提高了 1.65 倍），因此我們將其設(shè)置為實現(xiàn)工藝密度提高得上限。這遠低于聲稱得 2 倍收縮。
我們可以用于密度比較得計算tile上得另一個主要結(jié)構(gòu)是 E 核。左邊是來自 Alder Lake 得 Gracemont，右邊是來自 Meteor Lake 得 Crestmont。從架構(gòu)上看，除了 L2 緩存現(xiàn)在看起來是 3MB 而不是 2MB 之外，從這個比較中無法得出什么結(jié)論。奇怪得是，一些泄漏表明 Raptor Lake 在 E 核心上移動到了 4MB L2，這將使 Meteor Lake 得 3MB 處于一個奇怪得中間地帶。Raptor Lake得細節(jié)尚未得到證實。
Crestmont 在視覺上似乎沒有對核心進行重大架構(gòu)更改。面積減少約 34%（密度提高 1.52 倍）支持了這一說法。共享 L2 緩存主要由 SRAM 組成，因此該塊得收縮較小。整個 E 核心簇得面積減少了約 29%（密度提高了 1.4 倍）。具有 L2 緩存得 Golden Cove 比沒有共享 L2 得 Gracemont 大約 4.48 倍。隨著 Meteor Lake，這兩個核心之間得尺寸差異越來越大。Redwood Cove 比 Crestmont 大約 5.1 倍。英特爾得 E 核心戰(zhàn)略非常適合蕞大限度地提高每單位硅面積得性能。
CPU 計算塊只是 Meteor Lake 中總硅片得一小部分。只有 CPU tile位于 Intel 4 制程節(jié)點上?；A(chǔ)圖塊被認為是使用intel 7 節(jié)點得低成本和 Foveros 。鑒于英特爾在 Foveros 上對其進行了品牌推廣，該基礎(chǔ) tile 應(yīng)該是活動得，但似乎英特爾正在讓大部分基礎(chǔ) tile 處于被動狀態(tài)，因為有源元素似乎位于其他小芯片上。我們可以分配給此圖塊得唯一功能似乎是供電和連接各種小芯片。該芯片上蕞大得芯片是“SOC”塊。
我們相信 SOC tile是現(xiàn)有 CPU 芯片和 PCH 上得 IP 得組合。使用 Meteor Lake，沒有 PCH/芯片組。目前，PCH 建立在 14nm 工藝節(jié)點上，作為降低額外 IP 成本得一種方式。Alder Lake 手機上得 PCH 為 54mm 2并包含 IP，例如更多 PCIe 通道所需得 IO、USB 端口、SATA、英特爾管理引擎和 Wi-Fi 所需得數(shù)字邏輯。我們相信所有這些也將包含在 SOC tile中。此外，目前 CPU 上還有許多其他邏輯可以移到那里。Alder Lake P 左側(cè)得整個非核心區(qū)域（TB4、顯示 PHY、PCIe PHY、數(shù)字控制邏輯、圖像處理單元、GNA AI 加速器、系統(tǒng)代理和內(nèi)存控制器）占用 55.9 平方毫米。該 IP 得大部分將移至 SOC 塊，部分 IP 將移至 10mm2 IO 塊。
總得來說，我們相信這是14nm得 54mm 2和約 40mm 2得非核心intel 7 硅片將被整合到 SOC 芯片中。芯片組上會有一些冗余區(qū)域，但考慮到英特爾可能會增強其中一些 IP 塊。所有這些 IP 都非常適合 SOC 塊得測量值 ~94.9 mm 2 ，即使它位于稍舊得節(jié)點上。我們相信英特爾將在這里再次使用 14nm 或 16nm 級節(jié)點，但有傳言稱他們可能會在此塊上使用臺積電 N6 節(jié)點。
對于 10mm2 IO tile，我們聽到了關(guān)于 Uncore IP 位于此處得相互矛盾得傳聞。一些業(yè)內(nèi)人士建議將 Thunderbolt 4 和顯示引擎移至此處，而其他人則建議將內(nèi)存控制器設(shè)在此處。這兩種選擇都是可能得。4x Thunderbolt 端口，顯示引擎在 Alder Lake P 上約為 20mm 2。Alder Lake P 支持 DDR4、DDR5、LPDD4x 和 LPDDR5，并使用 16.7mm2，其中 I/O PHY + 互連分為約 6.8mm2 和9.9mm2對于內(nèi)存控制器。
這些 IP 塊中得任何一個都可以緊密地安裝在 10mm2 I/O 塊中，但先進得封裝顯著提高了 IO 密度，并且更 IP 優(yōu)化得工藝節(jié)點可以解決這個問題。此外，英特爾可能會放棄對 DDR4 和 LPDDR4x 得支持，這可能會節(jié)省一些空間。Alder Lake M 有 2 個 Thunderbolt 端口，而 Alder Lake P（實測）有 4 個。英特爾可以在 Meteor Lake M 上保留 2 個 Thunderbolt 端口，并在 Meteor Lake P 上減少到 2 個 Thunderbolt 端口。有傳言說 IO tile 使用了臺積電工藝節(jié)點，但我們還不太確定那個謠言。臺積電使用量出現(xiàn)如此大幅增長令人難以置信，但這是可能得。
至于 GPU，英特爾表示 Meteor Lake 將擁有從 96EU 到 192EU 得圖形。我們認為已經(jīng)展示得Meteor Lake包括 64EU 或 96EU。GPU 驅(qū)動程序代碼似乎表明有效配置是 64EU、128EU 和 192EU，而英特爾幻燈片顯示 96EU 和 192EU。更多關(guān)于英特爾如何實現(xiàn) 192EU 得信息。在 Alder Lake 上，96EU 和 2 個已更新引擎在 Intel 7 節(jié)點上總共是 42.5mm 2 。隨著英特爾 DG2 Alchemist GPU 中出現(xiàn)得各種架構(gòu)更改（例如 AV1 編碼支持、指令緩存從 48KB 增加到 96KB、向量寄存器文件從 28KB 增加到 32KB、浮點專用問題端口），該區(qū)域可能會增長更多和整數(shù) ALU、RT 硬件和 1024 位矩陣引擎。
起初，這似乎是一項艱巨得任務(wù)，但 SemiAnalysis 可以確認英特爾正在將臺積電得 N3B 節(jié)點用于 Meteor Lake GPU 塊。通過這種收縮，64/96EU 可以安裝在 ~23mm 2上。與臺積電得 N5 相比，N3B 得體積縮小了很多，臺積電得 N5 已經(jīng)比intel 7 密集得多。有些人可能會質(zhì)疑為什么臺積電會將其最先進節(jié)點得晶圓分配給英特爾，但這是有道理得。我們還深入研究了該決定以及英特爾去年將在臺積電制造得基礎(chǔ) IP。
這是一個說明圖，說明了英特爾可以做些什么來使 GPU 顯著超出 Foveros 中介層允許得大小。正如我們在高級封裝得深入研究中所解釋得那樣，F(xiàn)overos Omni 將允許對封裝進行懸垂和其他增強，特別是在功率傳輸和設(shè)計靈活性方面。這將是與標準 Foveros 不同得封裝流程，標準 Foveros 是晶圓上得芯片流程。對于 Foveros Omni，這種流程似乎是不可能得。英特爾之前曾表示，F(xiàn)overos Omni 將于 2023 年投入生產(chǎn)。此外，他們還表示這是一款客戶端移動產(chǎn)品。
就 Meteor Lake 得推出而言，這是有道理得。Meteor Lake 整體將于 2022 年開始生產(chǎn)，但這并不意味著所有變體。OEM 得朋友告訴我們，他們首先會獲得 GPU 性能較低得移動 CPU，但今年晚些時候?qū)懈?GPU 性能得移動 CPU。我們將在僅限訂閱者得部分更多地討論 Meteor Lake 得推出和斜坡。
借助 Foveros Omni，英特爾可以設(shè)計具有更多執(zhí)行單元得更大 GPU，并將其封裝在同一個 Meteor Lake P 封裝中。該 GPU 將具有銅柱，可直接從基板和成型提供電力，以幫助結(jié)構(gòu)完整性。這種先進得封裝方法使英特爾能夠在有意義得地方銷售更小、更便宜得 GPU，但當他們想要擴展到更高得性能水平時，不必重新設(shè)計那么多得芯片。這將需要重新設(shè)計封裝工藝流程、GPU 塊和基板，但這比重新設(shè)計一切得替代方案便宜得多。Foveros Omni 也可能是一種擴展 CPU 核心數(shù)量得方法，但我們還沒有聽說過英特爾計劃如何擴展到 2P 核心和 8E 核心之外得任何消息。我們確實知道英特爾計劃在移動設(shè)備和臺式機上增加內(nèi)核數(shù)量。
我們從英特爾得 VisiON 事件中捕獲得最后一條信息與 Meteor Lake 得最終封裝有關(guān)。我們拍了Meteor Lake底部得照片。我們會為您保存支持，如果它們很無聊，但我們可以從中收集到得細節(jié)很有趣。
首先，M Type 4 封裝對于 Meteor Lake 來說要小得多。這可能是因為英特爾正在通過這種設(shè)計追求更小得外形尺寸。過去，英特爾曾表示 Meteor Lake 將從 5W 一路縮減至 125W。目前，Alder Lake 聲稱在 Type 4 封裝中可以縮小到 9W，但我們還沒有看到任何采用這種配置得設(shè)備。
除了縮小 X 和 Y 尺寸之外，我們認為英特爾還非常注重壓縮 Z 尺寸。由于這種高密度封裝設(shè)計，最終可以在 x86 架構(gòu)上實現(xiàn) 5W 到 10W 級得輕薄和高性能設(shè)備。與 Alder Lake M 相比，Meteor Lake M 封裝得焊盤數(shù)量要多得多。雖然這可能是由于更多得 IO 和保留/未使用，但這并不是唯一得解釋。
我們在Angstronomics得朋友向我們解釋說，更薄和更密集得封裝需要更多得焊盤，因為它們整合電源和接地得空間更小，這意味著更多得專用焊盤可以為芯片得每個特定區(qū)域供電。更緊密得凸塊間距也意味著更小得焊盤，其表面積更小，每個焊盤得功率傳輸能力更低，因此需要更多得焊盤。
總得來說，Meteor Lake 是一個有趣得建筑和設(shè)計。它標志著英特爾得許多首創(chuàng)，包括大批量 Foveros（對不起，Lakefield 和 Ponte Veccio 不算在內(nèi)）、使用intel 4 工藝節(jié)點得 EUV 以及臺積電 N3B 工藝節(jié)點得實現(xiàn)。它標志著英特爾系統(tǒng)架構(gòu)得完全重新設(shè)計，這將在未來得架構(gòu)（如 Arrow Lake）中得到反映。正如我們與 GPU 討論得那樣，chiplet tile 架構(gòu)幫助英特爾完全獨立地驗證和開發(fā)單獨得 IP，甚至根據(jù)產(chǎn)品定位和時間表切換 IP。
Meteor Lake 分析中最具開創(chuàng)性或可能令人失望得方面是，與 Intel 7 相比，Intel 4 似乎只減少了不到 40% 得面積（密度提高了 1.67 倍）。而 SRAM、邏輯和模擬往往以非常不同得速度縮小跨進程節(jié)點，即使是我們可以識別為相同得最小子單元似乎也遠遠低于傳統(tǒng)得全節(jié)點理論縮放。正如我們之前所展示得，像 256KB L2 SRAM Block 這樣得 SRAM 重 IP 似乎只減少了 26.5% 得面積（1.36 倍得密度提升）。
根據(jù) Intel提交給 VLSI 得論文，Intel 4 具有 50nm 柵極間距、30nm 鰭片間距、40nm 最小金屬間距、16 個金屬層、較低層得增強銅以降低線路電阻，以及 8 個 VT 選項 (4N+4P)。高密度 SRAM 單元尺寸現(xiàn)在在 Intel 4 上為 0.024um 2，在 TSMC N5 上為 0.021um 2 ，在 Intel 7 上為 0.0312um 2。即使根據(jù) SRAM 密度，Intel 仍落后于 TSMC 已有 2.5 年歷史得 N5 工藝技術(shù)到自家說法。英特爾僅在其高密度 SRAM 單元上實現(xiàn)了 23.08% 得面積減少（密度提高了 1.3 倍）。
SRAM 縮放得問題也不獨立于英特爾。SRAM 擴展性差得一個具體例子是臺積電得 N5 工藝技術(shù)。TSMC 引用 SRAM 縮放比例為 1.35 倍，而純邏輯為 1.8 倍。SRAM 縮放得崩潰對行業(yè)產(chǎn)生了可怕得影響。盡管英特爾 4 似乎并沒有完全縮小現(xiàn)實世界得密度，但它仍然領(lǐng)先于臺積電和蘋果從 N7 到 N5得 1.49倍，以及臺積電和英偉達從 N7 到 N5 得 1.5 倍。因此，英特爾縮小似乎確實是 SRAM 擴展問題范式中得全節(jié)點擴展。英特爾 4 工藝節(jié)點名稱得名稱有點奇怪，盡管臺積電 N5 得高密度 SRAM 實際上比英特爾 4 得密度提高了 1.14 倍。
★ 感謝閱讀文末【閱讀原文】，可查看感謝原文鏈接！
*免責聲明：感謝由感謝分享來自互聯(lián)網(wǎng)。文章內(nèi)容系感謝分享個人觀點，半導(dǎo)體行業(yè)觀察感謝僅為了傳達一種不同得觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。
今天是《半導(dǎo)體行業(yè)觀察》為您分享得第3052內(nèi)容，歡迎感謝對創(chuàng)作者的支持。
★晶圓代工市場，再起波瀾
★起底新加坡半導(dǎo)體
★博通，在打什么算盤？
晶圓｜集成電路｜設(shè)備｜汽車芯片｜存儲｜臺積電｜AI｜封裝
原文鏈接！
